intel Cyclone 10 Native FloatingPoint DSP FPGA IP
ຄູ່ມືຜູ້ໃຊ້ Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
ການກໍານົດຕົວກໍານົດການ Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
ເລືອກຕົວກໍານົດການທີ່ແຕກຕ່າງກັນເພື່ອສ້າງຫຼັກ IP ທີ່ເຫມາະສົມສໍາລັບການອອກແບບຂອງທ່ານ.
- ໃນ Intel® Quartus® Prime Pro Edition, ສ້າງໂຄງການໃໝ່ທີ່ແນໃສ່ອຸປະກອນ Intel Cyclone® 10 GX.
- ໃນລາຍການ IP, ໃຫ້ຄລິກໃສ່ Library ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP.
ຕົວແກ້ໄຂພາຣາມິເຕີ Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP ເປີດ. - ໃນກ່ອງໂຕ້ຕອບການປ່ຽນແປງ IP ໃໝ່, ໃສ່ຊື່ໜ່ວຍ ແລະຄລິກ ຕົກລົງ.
- ພາຍໃຕ້ພາລາມິເຕີ, ເລືອກແມ່ແບບ DSP ແລະ View ທ່ານຕ້ອງການສໍາລັບຫຼັກ IP ຂອງທ່ານ
- ໃນ DSP Block View, ສະຫຼັບໂມງ ຫຼືຣີເຊັດແຕ່ລະທະບຽນທີ່ຖືກຕ້ອງ.
- ສໍາລັບ Multiply Add ຫຼື Vector Mode 1, ຄລິກທີ່ Chain In multiplexer ໃນ GUI ເພື່ອເລືອກການປ້ອນຂໍ້ມູນຈາກພອດ chainin ຫຼືພອດ Axe.
- ຄລິກທີ່ສັນຍາລັກ Adder ໃນ GUI ເພື່ອເລືອກການບວກ ຫຼືການຫັກລົບ.
- ຄລິກໃສ່ຕົວ multiplexer Chain Out ໃນ GUI ເພື່ອເປີດໃຊ້ພອດ chainout.
- ກົດ ສ້າງ HDL.
- ກົດ Finish.
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP ພາຣາມິເຕີ
ຕາຕະລາງ 1. ພາລາມິເຕີ
| ພາລາມິເຕີ | ມູນຄ່າ | ຄ່າເລີ່ມຕົ້ນ | ລາຍລະອຽດ |
| ແມ່ແບບ DSP | ຄູນ ເພີ່ມ
Multiply Add Multiply Accumulate Vector Mode 1 ໂຫມດ vector 2 |
ຄູນ | ເລືອກຮູບແບບການດໍາເນີນງານທີ່ຕ້ອງການສໍາລັບ DSP block.
ການດໍາເນີນງານທີ່ເລືອກແມ່ນສະທ້ອນໃຫ້ເຫັນຢູ່ໃນ DSP Block View. |
| View | Register Enables Register Clears | ລົງທະບຽນເປີດໃຊ້ງານ | ທາງເລືອກໃນການເລືອກໂຄງການໂມງຫຼືປັບໂຄງການສໍາລັບການລົງທະບຽນ view. ການດໍາເນີນງານທີ່ເລືອກແມ່ນສະທ້ອນໃຫ້ເຫັນໃນ DSP Block View. |
| ສືບຕໍ່… | |||
| ພາລາມິເຕີ | ມູນຄ່າ | ຄ່າເລີ່ມຕົ້ນ | ລາຍລະອຽດ |
| ເລືອກ ລົງທະບຽນເປີດໃຊ້ງານ ສໍາລັບ DSP Block View ເພື່ອສະແດງໃຫ້ເຫັນລະບົບໂມງການຈົດທະບຽນ. ທ່ານສາມາດປ່ຽນໂມງສໍາລັບແຕ່ລະທະບຽນໃນນີ້ view.
ເລືອກ ລົງທະບຽນ Clears ສໍາລັບ DSP Block View ເພື່ອສະແດງໂຄງການຣີເຊັດການລົງທະບຽນ. ເປີດ ໃຊ້ Single Clear ເພື່ອປ່ຽນໂຄງການຣີເຊັດການລົງທະບຽນ. |
|||
| ໃຊ້ Single Clear | ເປີດຫຼືປິດ | ປິດ | ເປີດພາລາມິເຕີນີ້ຖ້າທ່ານຕ້ອງການຣີເຊັດດຽວເພື່ອຣີເຊັດການລົງທະບຽນທັງໝົດໃນ DSP block. ປິດພາລາມິເຕີນີ້ເພື່ອໃຊ້ພອດຣີເຊັດທີ່ແຕກຕ່າງກັນເພື່ອຣີເຊັດການລົງທະບຽນ.
ເປີດສໍາລັບການຈະແຈ້ງ 0 ໃນທະບຽນຜົນຜະລິດ; ປິດສໍາລັບການທີ່ຈະແຈ້ງ 1 ກ່ຽວກັບການລົງທະບຽນຜົນຜະລິດ. ແຈ້ງ 0 ສໍາລັບການບັນທຶກການປ້ອນຂໍ້ມູນການນໍາໃຊ້ aclr[0] ສັນຍານ. ແຈ້ງ 1 ສໍາລັບຜົນຜະລິດແລະການລົງທະບຽນທໍ່ນໍາໃຊ້ aclr[1] ສັນຍານ. ລົງທະບຽນຂາເຂົ້າທັງໝົດໃຊ້ aclr[0] reset signal. ການລົງທະບຽນຜົນຜະລິດ ແລະທໍ່ທັງໝົດໃຊ້ aclr[1] reset signal. |
| DSP View ຕັນ. | |||
| Chain In Multiplexer (14) | ເປີດໃຊ້ງານ Disable | ປິດໃຊ້ງານ | ໃຫ້ຄລິກໃສ່ຕົວ multiplexer ເພື່ອເປີດໃຊ້ລະບົບຕ່ອງໂສ້
ທ່າເຮືອ. |
| Chain Out Multiplexer (12) | ປິດການ ນຳ ໃຊ້ Enable | ປິດໃຊ້ງານ | ໃຫ້ຄລິກໃສ່ຕົວ multiplexer ເພື່ອເປີດໃຊ້ chainout
ທ່າເຮືອ. |
| Adder (13) | +
– |
+ | ໃຫ້ຄລິກໃສ່ Adder ສັນຍາລັກເພື່ອເລືອກຮູບແບບການບວກຫຼືການລົບ. |
| ລົງທະບຽນໂມງ
• ax_clock (2) • ay_clock (3) • az_clock (4) • mult_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • ໂມງອອກ (11) •clock_clock (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8) |
ບໍ່ມີ ໂມງ 0
ໂມງ 1 ໂມງ 2 |
ໂມງ 0 | ເພື່ອຂ້າມການລົງທະບຽນໃດໆ, ສະຫຼັບໂມງລົງທະບຽນເປັນ ບໍ່ມີ.
ສະຫຼັບໂມງລົງທະບຽນເປັນ: • ໂມງ 0 ເພື່ອໃຊ້ສັນຍານ clk[0] ເປັນແຫຼ່ງໂມງ • ໂມງ 1 ເພື່ອໃຊ້ສັນຍານ clk[1] ເປັນແຫຼ່ງໂມງ • ໂມງ 2 ເພື່ອໃຊ້ສັນຍານ clk[2] ເປັນແຫຼ່ງໂມງ ທ່ານສາມາດປ່ຽນການຕັ້ງຄ່າເຫຼົ່ານີ້ເມື່ອທ່ານເລືອກເທົ່ານັ້ນ ລົງທະບຽນເປີດໃຊ້ງານ in View ພາລາມິເຕີ. |
ຮູບ 1. DSP Block View
ຕາຕະລາງ 2. ແມ່ແບບ DSP
| ແມ່ແບບ DSP | ລາຍລະອຽດ |
| ຄູນ | ປະຕິບັດການຄູນຄວາມແມ່ນຍໍາອັນດຽວ ແລະນຳໃຊ້ສົມຜົນຕໍ່ໄປນີ້:
• ອອກ = Ay * Az |
| ເພີ່ມ | ປະຕິບັດການບວກ ຫຼື ການຫັກລົບແບບຄວາມແມ່ນຍໍາດຽວ ແລະນຳໃຊ້ສົມຜົນຕໍ່ໄປນີ້:.
• ອອກ = Ay + Ax • ອອກ = Ay – Axe |
| ເພີ່ມຄູນ | ໂຫມດນີ້ປະຕິບັດການຄູນຄວາມແມ່ນຍໍາດຽວ, ຕິດຕາມດ້ວຍການດໍາເນີນງານການບວກຫຼືການລົບແລະນໍາໃຊ້ສົມຜົນຕໍ່ໄປນີ້.
• ອອກ = (Ay * Az) – chainin • ອອກ = (Ay * Az) + chainin • ອອກ = (Ay * Az) – Ax • ອອກ = (Ay * Az) + Ax |
| ຄູນສະສົມ | ປະຕິບັດການຄູນຈຸດລອຍຕາມດ້ວຍການບວກຈຸດລອຍ ຫຼືການລົບກັບຜົນການຄູນກ່ອນໜ້າ ແລະນຳໃຊ້ສົມຜົນຕໍ່ໄປນີ້:
• ອອກ(t) = [Ay(t) * Az(t)] – ອອກ (t-1) ເມື່ອສະສົມ ສັນຍານຖືກຂັບເຄື່ອນສູງ. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) ເມື່ອສະສົມພອດຖືກຂັບເຄື່ອນສູງ. • Out(t) = Ay(t) * Az(t) ເມື່ອສະສົມພອດຖືກຂັບເຄື່ອນຕໍ່າ. |
| ໂຫມດ vector 1 | ປະຕິບັດການຄູນຈຸດລອຍຕາມດ້ວຍການບວກ ຫຼື ການຫັກລົບຈຸດລອຍດ້ວຍການປ້ອນລະບົບຕ່ອງໂສ້ຈາກຕົວແປ DSP ທີ່ຜ່ານມາ ແລະນຳໃຊ້ສົມຜົນຕໍ່ໄປນີ້:. |
| ສືບຕໍ່… | |
| ແມ່ແບບ DSP | ລາຍລະອຽດ |
| • ອອກ = (Ay * Az) – chainin
• ອອກ = (Ay * Az) + chainin • ອອກ = (Ay * Az), chainout = Ax |
|
| ໂຫມດ vector 2 | ປະຕິບັດການຄູນຈຸດທີ່ເລື່ອນໄດ້ທີ່ຫຼັກ IP ສົ່ງຜົນການຄູນໂດຍກົງໄປຫາລະບົບຕ່ອງໂສ້. ຫຼັງຈາກນັ້ນ, ຫຼັກ IP ຈະເພີ່ມຫຼືລົບການປ້ອນຂໍ້ມູນລະບົບຕ່ອງໂສ້ຈາກຕົວແປ DSP ທີ່ຜ່ານມາຈາກ input Ax ເປັນຜົນໄດ້ຮັບ.
ໂໝດນີ້ນຳໃຊ້ສົມຜົນຕໍ່ໄປນີ້: • ອອກ = Ax – chainin , chainout = Ay * Az • ອອກ = Ax + chainin , chainout = Ay * Az • ອອກ = Ax , chainout = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
ຮູບ 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
ຕົວເລກສະແດງໃຫ້ເຫັນສັນຍານເຂົ້າແລະຜົນຜະລິດຂອງຫຼັກ IP.
ຕາຕະລາງ 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Input Signals
| ຊື່ສັນຍານ | ປະເພດ | ກວ້າງ | ຄ່າເລີ່ມຕົ້ນ | ລາຍລະອຽດ |
| ຂວານ [31:0] | ປ້ອນຂໍ້ມູນ | 32 | ຕໍ່າ | ປ້ອນຂໍ້ມູນລົດເມໃສ່ຕົວຄູນ. ມີໃຫ້ໃນ:
• ເພີ່ມໂໝດ • ໂໝດ Multiply-Add ໂດຍບໍ່ມີຄຸນສົມບັດ chainin ແລະ chainout • ໂໝດ vector 1 • ໂໝດ vector 2 |
| ay[31:0] | ປ້ອນຂໍ້ມູນ | 32 | ຕໍ່າ | ປ້ອນຂໍ້ມູນລົດເມໃສ່ຕົວຄູນ.
ສາມາດໃຊ້ໄດ້ໃນທຸກຮູບແບບການເຮັດວຽກຈຸດລອຍ. |
| az[31:0] | ປ້ອນຂໍ້ມູນ | 32 | ຕໍ່າ | ປ້ອນຂໍ້ມູນລົດເມໃສ່ຕົວຄູນ. ມີໃຫ້ໃນ:
• ຄູນ • ເພີ່ມຄູນ • ຄູນສະສົມ • ໂໝດ vector 1 • ໂໝດ vector 2 |
| ໂສ້ [31:0] | ປ້ອນຂໍ້ມູນ | 32 | ຕໍ່າ | ເຊື່ອມຕໍ່ສັນຍານເຫຼົ່ານີ້ກັບສັນຍານລະບົບຕ່ອງໂສ້ຈາກຫຼັກ IP IP DSP ທີ່ລອຍຢູ່ກ່ອນໜ້າ. |
| clk[2:0] | ປ້ອນຂໍ້ມູນ | 3 | ຕໍ່າ | ປ້ອນສັນຍານໂມງເຂົ້າສຳລັບທຸກທະບຽນ.
ສັນຍານໂມງເຫຼົ່ານີ້ແມ່ນມີໃຫ້ນຳໃຊ້ພຽງແຕ່ຖ້າຕົວບັນທຶກການປ້ອນຂໍ້ມູນ, ທະບຽນທໍ່ ຫຼືທະບຽນຜົນຜະລິດຖືກຕັ້ງເປັນ ໂມງ 0 or ໂມງ 1 or ໂມງ 2. |
| ena[2:0] | ປ້ອນຂໍ້ມູນ | 3 | ສູງ | ເປີດໃຊ້ໂມງສໍາລັບ clk[2:0]. ສັນຍານເຫຼົ່ານີ້ມີການເຄື່ອນໄຫວ-High.
• ena[0] ແມ່ນສໍາລັບ ໂມງ 0 • ena[1] ແມ່ນສໍາລັບ ໂມງ 1 • ena[2] ແມ່ນສໍາລັບ ໂມງ 2 |
| aclr[1:0] | ປ້ອນຂໍ້ມູນ | 2 | ຕໍ່າ | Asynchronous ສັນຍານ input ທີ່ຈະແຈ້ງສໍາລັບການລົງທະບຽນທັງຫມົດ. ສັນຍານເຫຼົ່ານີ້ແມ່ນມີການເຄື່ອນໄຫວສູງ.
ໃຊ້ aclr[0] ສໍາລັບການລົງທະບຽນການປ້ອນຂໍ້ມູນທັງຫມົດແລະການນໍາໃຊ້ aclr[1] ສໍາລັບການລົງທະບຽນທໍ່ສົ່ງແລະຜົນຜະລິດທັງຫມົດ. |
| ສະສົມ | ປ້ອນຂໍ້ມູນ | 1 | ຕໍ່າ | ສັນຍານເຂົ້າເພື່ອເປີດໃຊ້ ຫຼືປິດຄຸນສົມບັດເຄື່ອງສະສົມ.
•ຢືນຢັນສັນຍານນີ້ເພື່ອເປີດໃຊ້ຄໍາຄຶດຄໍາເຫັນຜົນຜະລິດຂອງ adder. • ຍົກເລີກການຢືນຢັນສັນຍານນີ້ເພື່ອປິດກົນໄກການຕອບສະໜອງ. ທ່ານສາມາດຢືນຢັນຫຼືຍົກເລີກການຢືນຢັນສັນຍານນີ້ໃນລະຫວ່າງການແລ່ນ. ສາມາດໃຊ້ໄດ້ໃນໂຫມດ Multiply Accumulate. |
| chainout[31:0] | ຜົນຜະລິດ | 32 | — | ເຊື່ອມຕໍ່ສັນຍານເຫຼົ່ານີ້ກັບສັນຍານລະບົບຕ່ອງໂສ້ຂອງ DSP IP core ຈຸດເລື່ອນຕໍ່ໄປ. |
| ຜົນໄດ້ຮັບ [31:0] | ຜົນຜະລິດ | 32 | — | ສົ່ງຂໍ້ມູນລົດເມຈາກຫຼັກ IP. |
ປະຫວັດການແກ້ໄຂເອກະສານ
ການປ່ຽນແປງຕໍ່ກັບຄູ່ມືຜູ້ໃຊ້ Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP
| ວັນທີ | ຮຸ່ນ | ການປ່ຽນແປງ |
| ເດືອນພະຈິກ 2017 | 2017.11.06 | ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ. |
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ເອກະສານ / ຊັບພະຍາກອນ
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
