intel AN 837 ຂໍ້ແນະນຳການອອກແບບສຳລັບ HDMI FPGA IP

ຂໍ້ແນະນຳການອອກແບບສຳລັບ HDMI Intel® FPGA IP

ຂໍ້ແນະນຳການອອກແບບຊ່ວຍໃຫ້ທ່ານປະຕິບັດ High-Definition Multimedia Interface (HDMI) Intel FPGA IPs ໂດຍໃຊ້ອຸປະກອນ FPGA. ຂໍ້ແນະນຳເຫຼົ່ານີ້ອຳນວຍຄວາມສະດວກໃນການອອກແບບກະດານສຳລັບອິນເຕີເຟດວິດີໂອ HDMI Intel® FPGA IP.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ຄູ່ມືຜູ້ໃຊ້ HDMI Intel FPGA IP
• AN 745: ຄໍາແນະນໍາການອອກແບບສໍາລັບ Intel FPGA DisplayPort Interface

ຂໍ້ແນະນຳການອອກແບບ HDMI Intel FPGA IP

ການໂຕ້ຕອບ HDMI Intel FPGA ມີຂໍ້ມູນ Transition Minimized Differential Signaling (TMDS) ແລະຊ່ອງໂມງ. ການໂຕ້ຕອບຍັງປະກອບດ້ວຍ Video Electronics Standards Association (VESA) Display Data Channel (DDC). ຊ່ອງ TMDS ມີວິດີໂອ, ສຽງ, ແລະຂໍ້ມູນຊ່ວຍ. DDC ແມ່ນອີງໃສ່ອະນຸສັນຍາ I2C. ຫຼັກ HDMI Intel FPGA IP ໃຊ້ DDC ເພື່ອອ່ານ Extended Display Identification Data (EDID) ແລະແລກປ່ຽນການຕັ້ງຄ່າ ແລະຂໍ້ມູນສະຖານະລະຫວ່າງແຫຼ່ງ HDMI ແລະບ່ອນຫລົ້ມຈົມ.

ຄໍາແນະນໍາການອອກແບບກະດານ IP ຂອງ HDMI Intel FPGA

ເມື່ອທ່ານກໍາລັງອອກແບບລະບົບ HDMI Intel FPGA IP ຂອງທ່ານ, ໃຫ້ພິຈາລະນາຄໍາແນະນໍາໃນການອອກແບບກະດານຕໍ່ໄປນີ້.

• ໃຊ້ບໍ່ເກີນສອງຊ່ອງຕໍ່ການຕິດຕາມ ແລະຫຼີກລ່ຽງຜ່ານ stubs
• ຈັບຄູ່ impedance ຄູ່ທີ່ແຕກຕ່າງກັນກັບ impedance ຂອງຕົວເຊື່ອມຕໍ່ແລະການປະກອບສາຍ (100 ohm ± 10%)
• ຫຼຸດການສະຫຼັບຄູ່ລະຫວ່າງຄູ່ ແລະຄູ່ລະຫວ່າງຄູ່ໃຫ້ໜ້ອຍທີ່ສຸດເພື່ອໃຫ້ໄດ້ຕາມຄວາມຕ້ອງການຂອງສັນຍານ TMDS skew
• ຫຼີກລ້ຽງການກຳນົດທິດທາງຄູ່ທີ່ແຕກຕ່າງຢູ່ເໜືອຊ່ອງຫວ່າງໃນຍົນທີ່ຢູ່ໃຕ້
• ໃຊ້ມາດຕະຖານການປະຕິບັດການອອກແບບ PCB ຄວາມໄວສູງ
• ໃຊ້ຕົວປ່ຽນລະດັບເພື່ອຕອບສະຫນອງການປະຕິບັດຕາມໄຟຟ້າຢູ່ທັງ TX ແລະ RX
• ໃຊ້ສາຍທີ່ແຂງແຮງ, ເຊັ່ນສາຍ Cat2 ສໍາລັບ HDMI 2.0

ແຜນວາດແຜນວາດ

ແຜນວາດ Bitec schematic ໃນການເຊື່ອມຕໍ່ທີ່ສະຫນອງໃຫ້ສະແດງໃຫ້ເຫັນ topology ສໍາລັບກະດານພັດທະນາ Intel FPGA. ການໃຊ້ topology ເຊື່ອມຕໍ່ HDMI 2.0 ຮຽກຮ້ອງໃຫ້ທ່ານປະຕິບັດຕາມການປະຕິບັດຕາມໄຟຟ້າ 3.3 V. ເພື່ອຕອບສະຫນອງການປະຕິບັດຕາມ 3.3 V ໃນອຸປະກອນ Intel FPGA, ທ່ານຈໍາເປັນຕ້ອງໃຊ້ຕົວປ່ຽນລະດັບ. ໃຊ້ DC-coupled redriver ຫຼື retimer ເປັນຕົວປ່ຽນລະດັບສໍາລັບ transmitter ແລະຮັບ.

ອຸປະກອນຂອງຜູ້ຂາຍພາຍນອກແມ່ນ TMDS181 ແລະ TDP158RSBT, ທັງສອງແລ່ນຢູ່ໃນການເຊື່ອມຕໍ່ DCcoupled. ທ່ານ​ຕ້ອງ​ການ​ດຶງ​ຂຶ້ນ​ທີ່​ເຫມາະ​ສົມ​ທີ່​ສາຍ CEC ເພື່ອ​ຮັບ​ປະ​ກັນ​ການ​ທໍາ​ງານ​ໃນ​ເວ​ລາ​ທີ່​ການ​ປະ​ຕິ​ບັດ​ການ​ພົວ​ພັນ​ກັບ​ອຸ​ປະ​ກອນ​ການ​ຄວບ​ຄຸມ​ຫ່າງ​ໄກ​ສອກ​ຫຼີກ​ອື່ນໆ​ຂອງ​ຜູ້​ບໍ​ລິ​ໂພກ​. ແຜນວາດແຜນວາດ Bitec ແມ່ນໄດ້ຮັບການຢັ້ງຢືນ CTS. ການຢັ້ງຢືນແມ່ນ, ຢ່າງໃດກໍຕາມ, ລະດັບຜະລິດຕະພັນສະເພາະ. ຜູ້ອອກແບບເວທີໄດ້ຖືກແນະນໍາໃຫ້ຢັ້ງຢືນຜະລິດຕະພັນສຸດທ້າຍສໍາລັບການເຮັດວຽກທີ່ເຫມາະສົມ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ແຜນວາດແຜນພາບສຳລັບ HSMC HDMI Daughter Card Revision 8
• Schematic Diagram ສໍາລັບ FMC HDMI Daughter Card Revision 11
• Schematic Diagram ສໍາລັບ FMC HDMI Daughter Card Revision 6

ກວດຫາປລັກສຽບຮ້ອນ (HPD)

ສັນຍານ HPD ແມ່ນຂຶ້ນກັບສັນຍານພະລັງງານ +5V ທີ່ເຂົ້າມາ, ຕົວຢ່າງເຊັ່ນampດັ່ງນັ້ນ, pin HPD ອາດຈະຖືກຢືນຢັນພຽງແຕ່ເມື່ອສັນຍານໄຟ +5V ຈາກແຫຼ່ງຖືກກວດພົບ. ເພື່ອໂຕ້ຕອບກັບ FPGA, ທ່ານຈໍາເປັນຕ້ອງແປສັນຍານ 5V HPD ເປັນ FPGA I/O voltage ລະດັບ (VCCIO), ການນໍາໃຊ້ voltage ລະດັບການແປພາສາເຊັ່ນ TI TXB0102, ທີ່ບໍ່ມີຕົວຕ້ານທານດຶງຂຶ້ນປະສົມປະສານ. ແຫຼ່ງ HDMI ຕ້ອງການດຶງສັນຍານ HPD ລົງເພື່ອໃຫ້ມັນສາມາດແຍກຄວາມແຕກຕ່າງລະຫວ່າງສັນຍານ HPD ທີ່ເລື່ອນໄດ້ ແລະ vol ສູງ.tage ລະດັບສັນຍານ HPD. ຊ່ອງສຽບ HDMI +5V ຈະຕ້ອງແປເປັນ FPGA I/O voltage ລະດັບ (VCCIO). ສັນຍານຕ້ອງໄດ້ຮັບການດຶງລົງຢ່າງອ່ອນໆດ້ວຍຕົວຕ້ານທານ (10K) ເພື່ອແຍກຄວາມແຕກຕ່າງຂອງສັນຍານໄຟ +5V ແບບລອຍຕົວເມື່ອບໍ່ໄດ້ຂັບເຄື່ອນໂດຍແຫຼ່ງ HDMI. ແຫຼ່ງ HDMI +5V ສັນຍານພະລັງງານມີການປົກປ້ອງເກີນປະຈຸບັນບໍ່ເກີນ 0.5A.

ຊ່ອງຂໍ້ມູນການສະແດງຜົນ HDMI Intel FPGA IP (DDC)

HDMI Intel FPGA IP DDC ແມ່ນອີງໃສ່ສັນຍານ I2C (SCL ແລະ SDA) ແລະຕ້ອງການຕົວຕ້ານທານແບບດຶງຂຶ້ນ. ເພື່ອໂຕ້ຕອບກັບ Intel FPGA, ທ່ານຈໍາເປັນຕ້ອງແປລະດັບສັນຍານ 5V SCL ແລະ SDA ເປັນ FPGA I/O voltage ລະດັບ (VCCIO) ໂດຍໃຊ້ voltagຕົວແປລະດັບ e, ເຊັ່ນ TI TXS0102 ທີ່ໃຊ້ໃນບັດລູກສາວ Bitec HDMI 2.0. The TI TXS0102 voltagອຸປະກອນແປລະດັບ e ປະສົມປະສານຕົວຕ້ານທານດຶງພາຍໃນເພື່ອບໍ່ໃຫ້ມີຕົວຕ້ານທານດຶງຢູ່ເທິງເຮືອ.

ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບ AN 837: ຄໍາແນະນໍາການອອກແບບສໍາລັບ HDMI Intel FPGA IP

ສະບັບເອກະສານ	ການປ່ຽນແປງ
2019.01.28	ປ່ຽນຊື່ HDMI IP ຕາມການປ່ຽນຊື່ຂອງ Intel. ເພີ່ມ ແຜນວາດແຜນວາດ ພາກສ່ວນທີ່ອະທິບາຍແຜນວາດ Bitec schematic ທີ່ໃຊ້ກັບ Intel FPGA boards. ເພີ່ມລິ້ງໃສ່ແຜນວາດແຜນພາບສຳລັບ Bitec FMC HDMI ການແກ້ໄຂບັດລູກສາວ 11. ເພີ່ມຄໍາແນະນໍາການອອກແບບເພີ່ມເຕີມໃນ ຄໍາແນະນໍາການອອກແບບກະດານ IP ຂອງ HDMI Intel FPGA ພາກ.

 

ວັນທີ	ຮຸ່ນ	ການປ່ຽນແປງ
ມັງກອນ 2018	2018.01.22	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ. ໝາຍເຫດ: ເອກະສານນີ້ມີຂໍ້ແນະນຳການອອກແບບ HDMI Intel FPGA ທີ່ຖືກຖອດອອກຈາກ AN 745: ຄຳແນະນຳການອອກແບບສຳລັບການໂຕ້ຕອບ DisplayPort ແລະ HDMI ແລະປ່ຽນຊື່ເປັນ AN 745: ຄຳແນະນຳການອອກແບບສຳລັບ Intel FPGA DisplayPort Interface.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.

ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ID: 683677
ລຸ້ນ: 2019-01-28

ເອກະສານ / ຊັບພະຍາກອນ

intel AN 837 ຂໍ້ແນະນຳການອອກແບບສຳລັບ HDMI FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ AN 837 ຂໍ້ແນະນຳການອອກແບບສຳລັບ HDMI FPGA IP, AN 837, ຂໍ້ແນະນຳການອອກແບບສຳລັບ HDMI FPGA IP, ຄຳແນະນຳສຳລັບ HDMI FPGA IP, HDMI FPGA IP

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້