Cortex-M0 Plus Microcontrollers

ສະບາຍດີ, ແລະຍິນດີຕ້ອນຮັບສູ່ການນຳສະເໜີຂອງ ARM® Cortex®-M0+ core ນີ້ ເຊິ່ງຝັງຢູ່ໃນຜະລິດຕະພັນທັງໝົດຂອງ microcontroller ຄອບຄົວ STM32U0.

ໂປເຊດເຊີ Cortex-M0+ ເກີນview

• ສະຖາປັດຕະຍະກຳ ARMv6-M
• ສະຖາປັດຕະຍະກຳ ວອນ Neuman, 2-stage ທໍ່
• ສະຖາປັດຕະຍະກໍາບັນຫາດຽວ
• ຄູນໃນ 1 ຮອບ
• ໜ່ວຍປ້ອງກັນຄວາມຈຳ (MPU)
• ຜອດ I/O ຮອບດຽວ

ການອອກແບບພະລັງງານຕ່ໍາສຸດ       ລະຫັດຫນາແຫນ້ນຫຼາຍ
ການບໍລິໂພກພະລັງງານຕ່ໍາແລະປະສິດທິພາບພະລັງງານສູງ	ຍົກເວັ້ນຄໍາແນະນໍາການຄວບຄຸມແລະສາຂາແລະການເຊື່ອມຕໍ່, ຄໍາແນະນໍາທັງຫມົດແມ່ນຍາວ 16 bits

ຫຼັກ Cortex®-M0+ ແມ່ນສ່ວນຫນຶ່ງຂອງກຸ່ມ ARM Cortex-M ຂອງ 32-bit RISC cores. ມັນປະຕິບັດສະຖາປັດຕະຍະກໍາ ARMv6-M ແລະມີລັກສະນະ 2-stage ທໍ່.
Cortex®-M0+ ມີພອດແມ່ແບບ AHB-Lite ທີ່ເປັນເອກະລັກ, ແຕ່ຮອງຮັບການດຶງເອົາຄຳແນະນຳ ແລະການເຂົ້າເຖິງຂໍ້ມູນພ້ອມໆກັນ ເມື່ອການເຂົ້າເຖິງຂໍ້ມູນກຳນົດເປົ້າໝາຍໃສ່ຊ່ວງທີ່ຢູ່ Fast I/O Port.

ຄວາມເຂົ້າກັນໄດ້ຂອງໂປເຊດເຊີ Cortex-M

ສະຖາປັດຕະຍະກໍາທີ່ບໍ່ມີຮອຍຕໍ່ໃນທົ່ວທຸກຄໍາຮ້ອງສະຫມັກ

STM32U0 microcontrollers ປະສົມປະສານ ARM® Cortex®-M0+ core ເພື່ອຮັບຜົນປະໂຫຍດຈາກການປະຕິບັດທີ່ບໍ່ສາມາດປຽບທຽບໄດ້ຕໍ່ອັດຕາສ່ວນ milliwatt.
CPU Cortex®-M ທັງໝົດມີສະຖາປັດຕະຍະກຳ 32-ບິດ.
Cortex®-M3 ແມ່ນ CPU Cortex®-M ທໍາອິດທີ່ປ່ອຍອອກມາໂດຍ ARM.
ຫຼັງຈາກນັ້ນ, ARM ຕັດສິນໃຈແຍກແຍະສອງສາຍຜະລິດຕະພັນ: ປະສິດທິພາບສູງແລະພະລັງງານຕ່ໍາ, ໃນຂະນະທີ່ຮັກສາຄວາມເຂົ້າກັນໄດ້ລະຫວ່າງພວກມັນ.
Cortex®-M0+ ເປັນຂອງສາຍຜະລິດຕະພັນພະລັງງານຕໍ່າ. ມັນຖືກອອກແບບມາສໍາລັບອຸປະກອນທີ່ໃຊ້ຫມໍ້ໄຟ, ມີຄວາມອ່ອນໄຫວຫຼາຍຕໍ່ການບໍລິໂພກພະລັງງານ.

ສະຖາປັດຕະຍະກໍາຫຼັກview

ຫຼັກ Cortex®-M0+ ໃຫ້ປະສິດທິພາບຫຼາຍກ່ວາຫຼັກ Cortex®-M0 ຂໍຂອບໃຈກັບ 2-stage ທໍ່ຄໍາແນະນໍາ.
ໃຫ້ເລີ່ມຕົ້ນຄໍາອະທິບາຍຂອງພວກເຮົາກ່ຽວກັບ CPU ໂດຍຫຼັກຂອງໂປເຊດເຊີທີ່ຮັບຜິດຊອບໃນການດຶງຂໍ້ມູນແລະປະຕິບັດຄໍາແນະນໍາ.

ARM Cortex-M0+ → 2-stage ທໍ່

ຄໍາແນະນໍາ V6-M ສ່ວນໃຫຍ່ມີຄວາມຍາວ 16 ບິດ. ມີພຽງແຕ່ຫົກຄໍາແນະນໍາ 32-bit ແລະສ່ວນໃຫຍ່ແມ່ນຄໍາແນະນໍາການຄວບຄຸມ, ບໍ່ຄ່ອຍຖືກນໍາໃຊ້. ຢ່າງໃດກໍຕາມ, ສາຂາແລະຄໍາແນະນໍາການເຊື່ອມຕໍ່, ທີ່ຖືກນໍາໃຊ້ເພື່ອໂທຫາໂຄງການຍ່ອຍຍັງມີຄວາມຍາວ 32 bits, ເພື່ອສະຫນັບສະຫນູນການຊົດເຊີຍຂະຫນາດໃຫຍ່ລະຫວ່າງຄໍາແນະນໍານີ້ແລະປ້າຍທີ່ຊີ້ໄປຫາຄໍາແນະນໍາຕໍ່ໄປທີ່ຈະດໍາເນີນການ.
ໂດຍວິທີທາງການ, ການເຂົ້າເຖິງ 32-bit ໂຫຼດສອງຄໍາແນະນໍາ 16-bit, ເຊິ່ງເຮັດໃຫ້ການດຶງຂໍ້ມູນຫນ້ອຍລົງຕໍ່ຄໍາແນະນໍາ.
ໃນ​ລະ​ຫວ່າງ​ໂມງ​ເລກ 2, ບໍ່​ມີ​ການ​ດຶງ​ຄໍາ​ສັ່ງ​ທີ່​ເກີດ​ຂຶ້ນ. ພອດ AHB Lite ມີໃຫ້ເພື່ອປະຕິບັດການເຂົ້າເຖິງຂໍ້ມູນເມື່ອຄໍາແນະນໍາ N ເປັນຄໍາແນະນໍາການໂຫຼດ/ເກັບຮັກສາ.

ການປະຕິບັດສາຂາ

ຫຼັກ Cortex®-M0+
• ສູງສຸດສອງຄໍາແນະນໍາ 16-ບິດເງົາສາຂາ

ໃນສາຂາທີ່ໃຫ້, ຄໍາແນະນໍາທີ່ເອົາມາກ່ອນຫນ້ອຍແມ່ນເສຍເງິນ (ຂໍຂອບໃຈກັບ 2-stage ທໍ່).
ໃນໂມງເລກ 1, ໂປເຊດເຊີໄດ້ດຶງເອົາ Inst0 ແລະຄໍາແນະນໍາສາຂາທີ່ບໍ່ມີເງື່ອນໄຂ.
ໃນໂມງເລກ 2, ມັນປະຕິບັດ Instr0.
ໃນໂມງເລກ 3, ມັນປະຕິບັດຄໍາແນະນໍາສາຂາໃນຂະນະທີ່ດຶງຄໍາແນະນໍາສອງລໍາດັບຕໍ່ໄປ Inst1 ແລະ Inst2 ເອີ້ນວ່າຄໍາແນະນໍາຂອງເງົາສາຂາ.

ໃນໂມງເລກ 4, ໂປເຊດເຊີຈະຍົກເລີກ Inst1 ແລະ Inst2 ແລະດຶງເອົາ InstrN ແລະ InstN+1.
Cortex-M0, M3 ແລະ M4 ປະຕິບັດ 3-stage pipeline: Fetch, Decode ແລະ Execute. ຈໍານວນຄໍາແນະນໍາຂອງເງົາສາຂາແມ່ນໃຫຍ່ກວ່າ: ສູງເຖິງສີ່ຄໍາແນະນໍາ 16-ບິດ.

ສະຖາປັດຕະຍະກໍາຫຼັກview 

Cortex®-M0+ ບໍ່ມີທັງ cache ຝັງ ຫຼື RAM ພາຍໃນ. ດັ່ງນັ້ນ, ການເຮັດທຸລະກໍາການດຶງຂໍ້ມູນຄໍາແນະນໍາໃດໆກໍ່ຖືກຊີ້ນໍາໄປຫາສ່ວນຕິດຕໍ່ AHB-Lite ແລະການເຂົ້າເຖິງຂໍ້ມູນໃດໆກໍ່ຖືກຊີ້ນໍາໄປສູ່ການໂຕ້ຕອບ AHB-Lite ຫຼືພອດ I/O ວົງຈອນດຽວ.
ໃຫ້ສັງເກດວ່າ STM32U0 ປະຕິບັດ cache ຄໍາແນະນໍາລະດັບ SoC, ພາຍນອກຂອງ CPU, ທີ່ຕັ້ງຢູ່ໃນຕົວຄວບຄຸມ flash ທີ່ຝັງໄວ້.

ພອດແມ່ບົດ AHB-Lite ແມ່ນເຊື່ອມຕໍ່ກັບ bus matrix, ເຮັດໃຫ້ CPU ເຂົ້າເຖິງຄວາມຊົງຈໍາ ແລະອຸປະກອນຕໍ່ພອດໄດ້. ເນື່ອງຈາກການເຮັດທຸລະກໍາຖືກທໍ່ຢູ່ໃນ AHB-Lite, ການສົ່ງຜ່ານທີ່ດີທີ່ສຸດແມ່ນ 32 bits ຂອງຂໍ້ມູນຫຼືຄໍາແນະນໍາຕໍ່ໂມງ, ໂດຍມີຕໍາ່ສຸດທີ່ 2-clock latency.
Cortex®-M0+ ຍັງມີພອດ I/O ຮອບດຽວ, ເຊິ່ງເຮັດໃຫ້ CPU ເຂົ້າເຖິງຂໍ້ມູນໄດ້ດ້ວຍ 1-clock latency. ເຫດຜົນການຖອດລະຫັດພາຍນອກກໍານົດຂອບເຂດທີ່ຢູ່ທີ່ການເຂົ້າເຖິງຂໍ້ມູນຖືກຊີ້ນໍາໃສ່ພອດນີ້.
ໃນ STM32U0, Single-cycle I/O Port ບໍ່ໄດ້ໃຊ້ເພື່ອເຂົ້າເຖິງການລົງທະບຽນຜອດ GPIO. ພອດ GPIO ຖືກສ້າງແຜນທີ່ໃສ່ AHB ແທນ, ອະນຸຍາດໃຫ້ເຂົ້າເຖິງໄດ້ໂດຍ DMA.

ຫນ່ວຍຄວາມຈໍາປ້ອງກັນ

• ການຕັ້ງຄ່າຄຸນສົມບັດ MPU ກໍານົດສິດການເຂົ້າເຖິງ
• 8 ພາກພື້ນຫນ່ວຍຄວາມຈໍາເອກະລາດ
  • ສາມາດປະຕິບັດລະຫັດໄດ້ບໍ?
  • ສາມາດຂຽນຂໍ້ມູນໄດ້ບໍ?
  • ການ​ເຂົ້າ​ເຖິງ​ຮູບ​ແບບ​ທີ່​ບໍ່​ໄດ້​ຮັບ​ອະ​ນຸ​ຍາດ​?

MPU ໃນ STM32U0 microcontroller ສະ​ຫນອງ​ການ​ສະ​ຫນັບ​ສະ​ຫນູນ​ສໍາ​ລັບ​ແປດ​ພາກ​ພື້ນ​ຫນ່ວຍ​ຄວາມ​ຈໍາ​ເປັນ​ເອ​ກະ​ລາດ​, ມີ​ຄຸນ​ສົມ​ບັດ​ການ​ຕັ້ງ​ຄ່າ​ເປັນ​ເອ​ກະ​ລາດ​ສໍາ​ລັບ​ການ​:

• ການ​ອະ​ນຸ​ຍາດ​ການ​ເຂົ້າ​ເຖິງ​: ອະ​ນຸ​ຍາດ​ໃຫ້​ຫຼື​ບໍ່​ໄດ້​ອ່ານ / ຂຽນ​ໃນ​ຮູບ​ແບບ​ສິດ​ທິ / unprivileged​,
• ການ​ອະ​ນຸ​ຍາດ​ປະ​ຕິ​ບັດ​: ພາກ​ພື້ນ​ຫຼື​ພາກ​ພື້ນ​ທີ່​ຖືກ​ຫ້າມ​ສໍາ​ລັບ​ການ​ນໍາ​ເອົາ​ຄໍາ​ສັ່ງ​.

ເອກະສານອ້າງອີງ

• ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ, ກະລຸນາເບິ່ງເອກະສານຕໍ່ໄປນີ້:
  • STM32G0 Series Cortex®-M0+ ຄູ່​ມື​ການ​ຂຽນ​ໂປຣ​ແກຣມ​ໂປ​ເຊດ​ເຊີ (PM0223)
  • ການຈັດການຫນ່ວຍຄວາມຈໍາ (MPU) ໃນ STM32 MCUs (AN4838)
  • ARM webເວັບ​ໄຊ​ທີ່​ເຊື່ອມ​ຕໍ່​ຕໍ່​ໄປ​ນີ້​:
  • http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php

ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ, ກະລຸນາເບິ່ງທີ່ບັນທຶກຄໍາຮ້ອງສະຫມັກເຫຼົ່ານີ້ແລະຄູ່ມືການດໍາເນີນໂຄງການ Cortex®-M0+ ທີ່ມີຢູ່ໃນ www.st.com webເວັບໄຊ.
ຍັງໄປຢ້ຽມຢາມ ARM webເວັບໄຊທີ່ເຈົ້າຈະພົບເຫັນຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຫຼັກ Cortex®-M0+.

ຂອບໃຈ
© STMicroelectronics – ສະຫງວນລິຂະສິດທັງໝົດ.
ໂລໂກ້ ST ແມ່ນເຄື່ອງໝາຍການຄ້າ ຫຼືເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ STMicroelectronics International NV ຫຼືສາຂາຂອງມັນຢູ່ໃນ EU ແລະ/ຫຼື ປະເທດອື່ນໆ.
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບເຄື່ອງຫມາຍການຄ້າ ST, ກະລຸນາເບິ່ງ www.st.com/trademarks
ທຸກໆຊື່ຜະລິດຕະພັນຫລືບໍລິການອື່ນໆແມ່ນຊັບສິນຂອງເຈົ້າຂອງຂອງພວກເຂົາ.

ເອກະສານ / ຊັບພະຍາກອນ

ST Cortex-M0 Plus Microcontrollers [pdf] ຄູ່ມືການສອນ Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus Microcontrollers, Cortex-M0 Plus, ໄມໂຄຄອນຄວບຄຸມ

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້