GOWIN GW1NRF Series Bluetooth FPGA Products Package ແລະ Pinout

ຂໍ້ມູນຈໍາເພາະ

• ຊື່ຜະລິດຕະພັນ: ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA
• Package & Pinout ຄູ່ມືຜູ້ໃຊ້: UG893-1.0.1E
• ເຄື່ອງຫມາຍການຄ້າ: ບໍລິສັດ Guangdong Gowin Semiconductor
• ເຄື່ອງໝາຍການຄ້າທີ່ລົງທະບຽນ: ຈີນ, ຫ້ອງການສິດທິບັດ ແລະເຄື່ອງໝາຍການຄ້າຂອງສະຫະລັດ, ແລະປະເທດອື່ນໆ

ກ່ຽວກັບຄູ່ມືນີ້

1. ຈຸດປະສົງ
   ຄູ່ມືນີ້ສະຫນອງການແນະນໍາຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA. ມັນ​ປະ​ກອບ​ມີ​ຂໍ້​ມູນ​ກ່ຽວ​ກັບ pins​, ຈໍາ​ນວນ pin​, ການ​ແຜ່​ກະ​ຈາຍ pin​, ແລະ​ແຜນ​ວາດ​ຊຸດ​.
2. ເອກະສານທີ່ກ່ຽວຂ້ອງ
   ຄູ່ມືນີ້ຄວນຖືກໃຊ້ຮ່ວມກັບເອກະສານຕໍ່ໄປນີ້:
   • GOWINSEMI ຂໍ້ກໍານົດແລະເງື່ອນໄຂຂອງການຂາຍ

ເກີນview

1. GW1NRF Series ຂອງຜະລິດຕະພັນ Bluetooth FPGA
   ຊຸດ GW1NRF ແມ່ນຜະລິດຕະພັນ Bluetooth FPGA ຫຼາກຫຼາຍຊະນິດທີ່ພັດທະນາໂດຍ Guangdong Gowin Semiconductor Corporation. ຜະລິດຕະພັນເຫຼົ່ານີ້ປະສົມປະສານຄວາມຍືດຫຍຸ່ນຂອງເທກໂນໂລຍີ FPGA ກັບການເຊື່ອມຕໍ່ Bluetooth, ຊ່ວຍໃຫ້ຜູ້ໃຊ້ສາມາດສ້າງຄໍາຮ້ອງສະຫມັກທີ່ເປີດໃຊ້ Bluetooth ແບບກໍານົດເອງ.

View ຂອງການແຈກຢາຍ Pin

1. View ຂອງການແຈກຢາຍ Pins GW1NRF-4B
   ຊຸດ GW1NRF-4B ມີການແຈກຢາຍ PIN ສະເພາະ. ເບິ່ງຕາຕະລາງ 2-4 ໃນບົດທີ 2.5 ສໍາລັບຄໍານິຍາມຂອງແຕ່ລະ pin.
2. View ຂອງການແຜ່ກະຈາຍ QN48 Pins
   ຊຸດ QN48 ມີການແຈກຢາຍ pin ສະເພາະ. ເບິ່ງຕາຕະລາງ 2-4 ໃນບົດທີ 2.5 ສໍາລັບຄໍານິຍາມຂອງແຕ່ລະ pin.
   1.  View ຂອງການແຈກຢາຍ Pins QN48E
      ຊຸດ QN48E ມີການແຈກຢາຍ pin ສະເພາະ. ເບິ່ງຕາຕະລາງ 2-4 ໃນບົດທີ 2.5 ສໍາລັບຄໍານິຍາມຂອງແຕ່ລະ pin.

ແຜນວາດແພັກເກດ

1. QN48 Package Outline (6mm x 6mm)
   ຊຸດ QN48 ເປັນຮູບສີ່ຫຼ່ຽມມົນທີ່ວັດແທກ 6mm x 6mm. ມັນປະກອບດ້ວຍເຂັມຂັດທີ່ຈໍາເປັນສໍາລັບຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA.
2. QN48E Package Outline (6mm x 6mm)
   ຊຸດ QN48E ເປັນຮູບສີ່ຫຼ່ຽມມົນວັດແທກ 6mm x 6mm. ມັນປະກອບດ້ວຍເຂັມຂັດທີ່ຈໍາເປັນສໍາລັບຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA.

FAQ

1. ຂ້ອຍສາມາດຜະລິດຄືນໃໝ່ ຫຼືສົ່ງເອກະສານນີ້ໄດ້ໂດຍບໍ່ມີການຍິນຍອມເຫັນດີເປັນລາຍລັກອັກສອນຈາກ GOWINSEMI ກ່ອນບໍ?
   ບໍ່, ທ່ານບໍ່ສາມາດຜະລິດ ຫຼືສົ່ງເອກະສານນີ້ໃນຮູບແບບໃດນຶ່ງ ຫຼືໂດຍວິທີໃດນຶ່ງໂດຍບໍ່ມີການຍິນຍອມເຫັນດີເປັນລາຍລັກອັກສອນຈາກ GOWINSEMI ກ່ອນ.
2. GOWINSEMI ຮັບຜິດຊອບຕໍ່ຄວາມເສຍຫາຍທີ່ເກີດຈາກການໃຊ້ວັດສະດຸ ຫຼືຊັບສິນທາງປັນຍາຂອງເຂົາເຈົ້າບໍ?
   ບໍ່, GOWINSEMI ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ແລະບໍ່ມີການຮັບປະກັນຄວາມເສຍຫາຍໃດໆທີ່ເກີດຂຶ້ນກັບຮາດແວ, ຊອບແວ, ຂໍ້ມູນ ຫຼືຊັບສິນທີ່ເປັນຜົນມາຈາກການນຳໃຊ້ວັດສະດຸ ຫຼືຊັບສິນທາງປັນຍາຂອງທ່ານ.
3. GOWINSEMI ສາມາດປ່ຽນແປງເອກະສານນີ້ໄດ້ໂດຍບໍ່ຕ້ອງແຈ້ງລ່ວງໜ້າບໍ?
   ແມ່ນແລ້ວ, GOWINSEMI ອາດຈະປ່ຽນແປງເອກະສານນີ້ໄດ້ທຸກເວລາໂດຍບໍ່ໄດ້ແຈ້ງໃຫ້ຮູ້ລ່ວງໜ້າ.
4. ຂ້ອຍສາມາດຊອກຫາເອກະສານ ແລະ errata ປະຈຸບັນໄດ້ຢູ່ໃສ?
   ໃຜກໍ່ຕາມທີ່ອີງໃສ່ເອກະສານນີ້ຄວນຕິດຕໍ່ GOWINSEM ສໍາລັບເອກະສານປະຈຸບັນແລະຄວາມຜິດພາດ.

ຊຸດ GW1NRF ຂອງ Bluetooth FPGA Products Package & Pinout User Guide

• UG893-1.0.1E, 12/15/2022
• ສະຫງວນລິຂະສິດ © 2022 Guangdong Gowin Semiconductor Corporation. ສະຫງວນລິຂະສິດທັງໝົດ.
• GOWIN ແມ່ນເຄື່ອງໝາຍການຄ້າຂອງບໍລິສັດ Guangdong Gowin Semiconductor Corporation ແລະໄດ້ລົງທະບຽນຢູ່ໃນປະເທດຈີນ, ຫ້ອງການສິດທິບັດ ແລະເຄື່ອງໝາຍການຄ້າຂອງສະຫະລັດ, ແລະປະເທດອື່ນໆ. ທຸກໆຄໍາແລະໂລໂກ້ທີ່ລະບຸວ່າເປັນເຄື່ອງຫມາຍການຄ້າຫຼືເຄື່ອງຫມາຍການບໍລິການແມ່ນຊັບສິນຂອງຜູ້ຖືຂອງພວກເຂົາ. ບໍ່ມີສ່ວນຫນຶ່ງຂອງເອກະສານນີ້ອາດຈະຖືກຜະລິດຄືນໃຫມ່ຫຼືຖືກສົ່ງຕໍ່ໃນຮູບແບບໃດກໍ່ຕາມ, ເອເລັກໂຕຣນິກ, ກົນຈັກ, ການຄັດລອກ, ການບັນທຶກຫຼືອື່ນໆ, ໂດຍບໍ່ມີການຍິນຍອມເຫັນດີເປັນລາຍລັກອັກສອນຈາກ GOWINSEMI ກ່ອນ.

ປະຕິເສດຄວາມຮັບຜິດຊອບ
GOWINSEMI ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ແລະບໍ່ມີການຮັບປະກັນ (ທັງສະແດງອອກ ຫຼືໂດຍຫຍໍ້) ແລະບໍ່ຮັບຜິດຊອບຕໍ່ຄວາມເສຍຫາຍທີ່ເກີດຂຶ້ນກັບຮາດແວ, ຊອບແວ, ຂໍ້ມູນ ຫຼືຊັບສິນຂອງທ່ານທີ່ເປັນຜົນມາຈາກການນຳໃຊ້ວັດສະດຸ ຫຼືຊັບສິນທາງປັນຍາ ຍົກເວັ້ນທີ່ໄດ້ລະບຸໄວ້ໃນຂໍ້ກຳນົດ ແລະເງື່ອນໄຂຂອງ GOWINSEMI ຂອງການຂາຍ. GOWINSEMI ອາດຈະປ່ຽນແປງເອກະສານນີ້ໄດ້ທຸກເວລາໂດຍບໍ່ໄດ້ແຈ້ງໃຫ້ຮູ້ລ່ວງໜ້າ. ໃຜກໍ່ຕາມທີ່ອີງໃສ່ເອກະສານນີ້ຄວນຕິດຕໍ່ GOWINSEMI ສໍາລັບເອກະສານປະຈຸບັນແລະຄວາມຜິດພາດ.

ປະຫວັດການແກ້ໄຂ 

ວັນທີ	ຮຸ່ນ	ລາຍລະອຽດ
11/12/2019	1.0E	ສະ​ບັບ​ຕົ້ນ​ສະ​ບັບ​ພິມ​ເຜີຍ​ແຜ່​.
12/15/2022	1.0.1E	ອັບເດດແຜນວາດແພັກເກດແລ້ວ. ຫມາຍເຫດຂອງ ຕາຕະລາງ 2-4 “ຄໍານິຍາມຂອງ Pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA” ໃນ​ບົດ​ທີ​ 2.5 “Pin ຄໍານິຍາມ” ເພີ່ມ.

ກ່ຽວກັບຄູ່ມືນີ້

ຈຸດປະສົງ
ຄູ່ມືນີ້ປະກອບດ້ວຍການແນະນໍາຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ຮ່ວມກັບຄໍານິຍາມຂອງ pins, ບັນຊີລາຍຊື່ຂອງຕົວເລກ pin, ການແຜ່ກະຈາຍຂອງ pins, ແລະແຜນຜັງຊຸດ.

ເອກະສານທີ່ກ່ຽວຂ້ອງ
ຄູ່ມືຜູ້ໃຊ້ຫຼ້າສຸດແມ່ນມີຢູ່ໃນ GOWINSEMI Webເວັບໄຊ. ທ່ານສາມາດຊອກຫາເອກະສານທີ່ກ່ຽວຂ້ອງໄດ້ທີ່ www.gowinsemi.com :

1. DS891, GW1NRF ຊຸດຂໍ້ມູນ Bluetooth FPGA ຜະລິດຕະພັນ
2. UG290, Gowin FPGA Products Programming and Configuration Guide User
3. UG893, ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA Package ແລະ Pinout
4. UG892, GW1NRF-4B Pinout

ຄຳສັບ ແລະຄຳຫຍໍ້
ຄຳສັບ ແລະຄຳຫຍໍ້ທີ່ໃຊ້ໃນຄູ່ມືນີ້ແມ່ນໄດ້ສະແດງຢູ່ໃນຕາຕະລາງ 1-1 ຂ້າງລຸ່ມນີ້.

ຕາຕະລາງ 1-1 ຄໍາຫຍໍ້ ແລະຄໍາສັບ

ຄຳສັບ ແລະຄຳຫຍໍ້	ຊື່ເຕັມ
FPGA	ປະຕູຮົ້ວ Programmable Field Array
SIP	ລະບົບໃນຊຸດ
GPIO	Gowin Programmable IO
QN48	QFN48
QN48E	QFN48E

ສະຫນັບສະຫນູນແລະຄໍາຄຶດຄໍາເຫັນ
Gowin Semiconductor ໃຫ້ລູກຄ້າສະຫນັບສະຫນູນດ້ານວິຊາການທີ່ສົມບູນແບບ. ຖ້າ​ຫາກ​ທ່ານ​ມີ​ຄໍາ​ຖາມ​, ຄໍາ​ຄິດ​ເຫັນ​, ຫຼື​ຄໍາ​ແນະ​ນໍາ​, ກະ​ລຸ​ນາ​ຕິດ​ຕໍ່​ຫາ​ພວກ​ເຮົາ​ໂດຍ​ກົງ​ໂດຍ​ວິ​ທີ​ການ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​.

• Webເວັບໄຊ: www.gowinsemi.com
• ອີເມລ: support@gowinsemi.com

ເກີນview

ຜະລິດຕະພັນ FPGA ຊຸດ GW1NRF ແມ່ນຜະລິດຕະພັນລຸ້ນທຳອິດໃນຄອບຄົວ LittleBee® ແລະເປັນຕົວແທນຂອງຮູບແບບໜຶ່ງຂອງ SoC FPGA. ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ FPGA ປະສົມປະສານ 32 bits hardcore processor ແລະສະຫນັບສະຫນູນ Bluetooth 5.0 ວິທະຍຸພະລັງງານຕ່ໍາ. ພວກເຂົາເຈົ້າມີຫນ່ວຍງານ logic ອຸດົມສົມບູນ, IOs, ການກໍ່ສ້າງໃນ B-SRAM ແລະຊັບພະຍາກອນ DSP, ໂມດູນການຄຸ້ມຄອງພະລັງງານ, ແລະໂມດູນຄວາມປອດໄພ. ຊຸດ GW1NRF ສະຫນອງການບໍລິໂພກພະລັງງານຕ່ໍາ, ເປີດທັນທີ, ຄ່າໃຊ້ຈ່າຍຕ່ໍາ, ບໍ່ປ່ຽນແປງ, ຄວາມປອດໄພສູງ, ຊຸດຕ່າງໆ, ແລະການນໍາໃຊ້ທີ່ຍືດຫຍຸ່ນ.

 ແພັກເກດ PB ຟຣີ
ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນບໍ່ເສຍຄ່າ PB ສອດຄ່ອງກັບຄໍາແນະນໍາດ້ານສິ່ງແວດລ້ອມຂອງ EU ROHS. ສານທີ່ໃຊ້ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນປະຕິບັດຕາມມາດຕະຖານ IPC-1752 ຢ່າງຄົບຖ້ວນ.

ແພັກເກດ, ສູງສຸດ. ຂໍ້ມູນ I/O ຂອງຜູ້ໃຊ້, ແລະ LVDS Paris
ຕາຕະລາງ 2-1 ຊຸດ, ສູງສຸດ. ຂໍ້ມູນ I/O ຂອງຜູ້ໃຊ້, ແລະ LVDS Paris

ຊຸດ	ລະດັບສຽງ (ມມ)	ຂະໜາດ (ມມ)	GW1NRF-4B
QN48	0.4	6 x 6	25(4)
QN48E	0.4	6 x 6	25(4)

ໝາຍເຫດ

• ໃນຄູ່ມືນີ້, ຕົວຫຍໍ້ແມ່ນໃຊ້ເພື່ອອ້າງອີງເຖິງປະເພດຂອງຊຸດ. ເບິ່ງ 1.3 ຄຳສັບ ແລະ ຄຳຫຍໍ້.
• ເບິ່ງຊຸດຂໍ້ມູນຜະລິດຕະພັນ Bluetooth FPGA ຊຸດ GW1NRF ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ.
•  ເຈTAGSEL_N ແລະ JTAG pins ບໍ່ສາມາດໃຊ້ເປັນ I/O ພ້ອມກັນໄດ້. ຂໍ້ມູນໃນຕາຕະລາງນີ້ແມ່ນເວລາທີ່ loaded ສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ຖືກໃຊ້ເປັນ I/O;

Power Pin
ຕາຕະລາງ 2-2 Pins ອື່ນໆໃນຊຸດ GW1NRF

VCC	VCCO0	VCCO1	VCCO2
VCCO3	VCCX	VSS

Pin ປະລິມານ
ປະລິມານ GW1NRF-4B Pins

ຕາຕະລາງ 2-3 ປະລິມານ GW1NRF-4B Pins

ປະເພດ Pin		GW1NRF-4B
		QN48	QN48E
I/O Single end / ຄູ່ທີ່ແຕກຕ່າງ / LVDS[1]	ທະນາຄານ0	9/4/0	9/4/0
	ທະນາຄານ1	4/1/1	4/1/1
	ທະນາຄານ2	8/4/3	8/4/3
	ທະນາຄານ3	4/1/0	4/1/0
ສູງສຸດ. ຜູ້ໃຊ້ I/O[2]		25	25
ຄູ່ຕ່າງ		10	10
ຜົນຜະລິດ LVDS ທີ່ແທ້ຈິງ		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
MODE0		0	0
MODE1		0	0
MODE2		0	0
JTAGSEL_N		1	1
ປະເພດ Pin		GW1NRF-4B
		QN48	QN48E
I/O Single end / ຄູ່ທີ່ແຕກຕ່າງ / LVDS[1]	ທະນາຄານ0	9/4/0	9/4/0
	ທະນາຄານ1	4/1/1	4/1/1
	ທະນາຄານ2	8/4/3	8/4/3
	ທະນາຄານ3	4/1/0	4/1/0
ສູງສຸດ. ຜູ້ໃຊ້ I/O[2]		25	25
ຄູ່ຕ່າງ		10	10
ຜົນຜະລິດ LVDS ທີ່ແທ້ຈິງ		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
MODE0		0	0
MODE1		0	0
MODE2		0	0
JTAGSEL_N		1	1

ໝາຍເຫດ! 

• [1​] ຈໍາ​ນວນ​ຂອງ​ການ​ສິ້ນ​ສຸດ​ດຽວ / differential / LVDS I/O ປະ​ກອບ​ມີ pins CLK ແລະ pins ດາວ​ໂຫຼດ​.
• [2​] JTAGSEL_N ແລະ JTAG pins ບໍ່ສາມາດໃຊ້ເປັນ I/O ພ້ອມກັນໄດ້. ຂໍ້ມູນໃນຕາຕະລາງນີ້ແມ່ນເວລາທີ່ loaded ສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ຖືກໃຊ້ເປັນ I/O; ເມື່ອໂຫມດ [2:0] = 001, JTAGSEL_N ແລະສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ສາມາດຖືກນໍາໃຊ້ເປັນ GPIO ພ້ອມກັນ, ແລະ Max. ຜູ້ໃຊ້ I/O ບວກຫນຶ່ງ.
• [3] Pin multiplexing.

Pin ຄໍານິຍາມ
ສະຖານທີ່ຂອງ pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແຕກຕ່າງກັນໄປຕາມຊຸດທີ່ແຕກຕ່າງກັນ.
ຕາຕະລາງ 2-4 ສະເໜີໃຫ້ລະອຽດview ຂອງ I/O ຜູ້ໃຊ້, pin ຫຼາຍຟັງຊັນ, pins ສະເພາະ, ແລະ pins ອື່ນໆ.
ຕາຕະລາງ 2-4 ຄໍານິຍາມຂອງ Pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA

Pin ຊື່	I/O	ລາຍລະອຽດ
ສູງສຸດ. ຜູ້ໃຊ້ I/O
IO[End][Row/Column Number][A/B]	I/O	[End] ຊີ້ໃຫ້ເຫັນສະຖານທີ່ PIN, ລວມທັງ L(ຊ້າຍ) R(ຂວາ) B(ລຸ່ມ), ແລະ T(ເທິງ) [Row/Column Number] ຊີ້ບອກຕົວເລກ PIN Row/Column. ຖ້າ [End] ແມ່ນ T(ເທິງ) ຫຼື B(ລຸ່ມ), pin ຊີ້ບອກຕົວເລກຖັນຂອງ CFU ທີ່ສອດຄ້ອງກັນ. ຖ້າ [End] ແມ່ນ L(ຊ້າຍ) ຫຼື R(ຂວາ), pin ຊີ້ບອກຕົວເລກແຖວຂອງ CFU ທີ່ສອດຄ້ອງກັນ. [A/B] ສະແດງຂໍ້ມູນຄູ່ສັນຍານທີ່ແຕກຕ່າງ.
Multi-Function Pins
IO[End][Row/Column Number][A/B]/MMM		/MMM ເປັນຕົວແທນຫນຶ່ງຫຼືຫຼາຍຫນ້າທີ່ອື່ນນອກເຫນືອຈາກການເປັນຜູ້ໃຊ້ຈຸດປະສົງທົ່ວໄປ I/O. ເຂັມເຫຼົ່ານີ້ສາມາດໃຊ້ເປັນ I/O ຜູ້ໃຊ້ເມື່ອຟັງຊັນບໍ່ໄດ້ໃຊ້.
RECONFIG_N	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ເລີ່ມໂໝດ GowinCONFIG ໃໝ່ເມື່ອກຳມະຈອນຕໍ່າ
ພ້ອມ	I/O	ລະດັບສູງຊີ້ໃຫ້ເຫັນວ່າອຸປະກອນສາມາດຖືກຕັ້ງໂຄງການແລະກໍາຫນົດຄ່າໃນປັດຈຸບັນ ລະດັບຕໍ່າສະແດງວ່າອຸປະກອນບໍ່ສາມາດຕັ້ງ ແລະຕັ້ງຄ່າໄດ້ໃນປັດຈຸບັນ
ສຳເລັດແລ້ວ	I/O	ລະດັບສູງຊີ້ໃຫ້ເຫັນໂຄງການສົບຜົນສໍາເລັດແລະ configure ລະດັບຕໍ່າສະແດງເຖິງຄວາມບໍ່ສົມບູນ ຫຼືລົ້ມເຫລວໃນການຂຽນໂປຣແກຣມ ແລະການຕັ້ງຄ່າ
FASTRD_N / D3	I/O	ໃນໂໝດ MSPI, FASTRD_N ຖືກໃຊ້ເປັນພອດຄວາມໄວໃນການເຂົ້າເຖິງ Flash. ຕ່ຳສະແດງເຖິງໂໝດການເຂົ້າເຖິງ Flash ຄວາມໄວສູງ; high    ຊີ້ໃຫ້ເຫັນເຖິງຮູບແບບການເຂົ້າເຖິງ Flash ປົກກະຕິ. ພອດຂໍ້ມູນ D3 ໃນໂໝດ CPU
MCLK / D4	I/O	ຜົນຜະລິດໂມງ MCLK ໃນໂໝດ MSPI ພອດຂໍ້ມູນ D4 ໃນໂໝດ CPU
MCS_N / D5	I/O	ເປີດໃຊ້ສັນຍານ MCS_N ໃນໂໝດ MSPI, active-low Data port D5 ໃນໂໝດ CPU
MI / D7	I/O	MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການສົ່ງອອກຂໍ້ມູນ Slave ພອດຂໍ້ມູນ D7 ໃນໂໝດ CPU
MO / D6	I/O	MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການປ້ອນຂໍ້ມູນ Slave ພອດຂໍ້ມູນ D6 ໃນໂໝດ CPU
SSPI_CS_N/D0	I/O	ເປີດໃຊ້ສັນຍານ SSPI_CS_N ໃນ SSPI mod,

Pin ຊື່	I/O	ລາຍລະອຽດ
		active-low, Internal Weak Pull Up Data port D0 ໃນໂໝດ CPU
SO / D1	I/O	MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການສົ່ງອອກຂໍ້ມູນ Slave ພອດຂໍ້ມູນ D1 ໃນໂໝດ CPU
SI / D2	I/O	MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການປ້ອນຂໍ້ມູນ Slave ພອດຂໍ້ມູນ D2 ໃນໂໝດ CPU
TMS	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ການ​ປ້ອນ​ຮູບ​ແບບ Serial ໃນ JTAG ໂໝດ
TCK	I	ການປ້ອນຂໍ້ມູນໂມງ Serial ໃນ JTAG ໂຫມດ, ເຊິ່ງຈໍາເປັນຕ້ອງເຊື່ອມຕໍ່ກັບຄວາມຕ້ານທານຫຼຸດລົງ 4.7 K ໃນ PCB
TDI	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ການປ້ອນຂໍ້ມູນ Serial ໃນ JTAG ໂໝດ
TDO	O	ຜົນຜະລິດຂໍ້ມູນ Serial ໃນ JTAG ໂໝດ
JTAGSEL_N	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ເລືອກສັນຍານໃນ JTAG ໂໝດ, ເຄື່ອນໄຫວຕ່ຳ
SCLK	I	ການປ້ອນຂໍ້ມູນໂມງໃນໂໝດ SSPI, SERIAL ແລະ CPU
DIN	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ປ້ອນຂໍ້ມູນໃນໂໝດ SERIAL
DOUT	O	ຂໍ້ມູນອອກໃນໂໝດ SERIAL
CLKHOLD_N	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ລະດັບສູງ, SCLK ຈະຖືກເຊື່ອມຕໍ່ພາຍໃນໃນຮູບແບບ SSPI ຫຼືໂຫມດ CPU ລະດັບຕ່ໍາ, SCLK ຈະຖືກຕັດການເຊື່ອມຕໍ່ຈາກໂຫມດ SSPI ຫຼືໂຫມດ CPU
WE_N	I	ເລືອກການປ້ອນຂໍ້ມູນ/ຜົນອອກຂອງ D[7:0] ໃນໂໝດ CPU
GCLKT_[x]	I	ເຂັມໂມງເຂົ້າໂລກ, T(ແທ້), [x]: ໂມງທົ່ວໂລກ No.
GCLKC_[x]	I	ຂາເຂົ້າທີ່ແຕກຕ່າງຂອງ GCLKT_[x], C(Comp), [x]: ໂມງໂລກໝາຍເລກ.[1]
LPLL_T_fb/RPLL_T_fb	I	ປັກໝຸດປ້ອນຂໍ້ມູນ PLL ຊ້າຍ/ຂວາ, T(ແທ້)
LPLL_C_fb/RPLL_C_fb	I	ຊ້າຍ/ຂວາ PLL ປ້ອນຂໍ້ມູນ pins, C(Comp)
LPLL_T_in/RPLL_T_in	I	ເຂັມເຂົ້າໂມງ PLL ຊ້າຍ/ຂວາ, T(ແທ້)
LPLL_C_in/RPLL_C_in	I	ເຂັມເຂົ້າໂມງ PLL ຊ້າຍ/ຂວາ, C(Comp)
MODE2	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ປັກໝຸດການເລືອກໂໝດ GowinCONFIG.
MODE1	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ປັກໝຸດການເລືອກໂໝດ GowinCONFIG.
MODE0	ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອດຶງຂຶ້ນ	ປັກໝຸດການເລືອກໂໝດ GowinCONFIG.
Pins ອື່ນໆ
NC	NA	ສະຫງວນໄວ້.
VSS	NA	ເຂັມຂັດດິນ
VCC	NA	pins ການສະຫນອງພະລັງງານສໍາລັບເຫດຜົນຫຼັກພາຍໃນ.
VCCO#	NA	pins ການສະຫນອງພະລັງງານສໍາລັບ I/O voltage ຂອງ I/O ທະນາຄານ#.

Pin ຊື່	I/O	ລາຍລະອຽດ
VCCX	NA	pins ການສະຫນອງພະລັງງານສໍາລັບ auxiliary voltage.

6 ການແນະນຳທະນາຄານ I/O
ມີສີ່ທະນາຄານ I/O ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ FPGA. ການແຈກຢາຍທະນາຄານ I/O ຂອງຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 2-1.
ຮູບທີ 2-1 ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA I/O Bank Distribution

• ຄູ່ມືນີ້ໃຫ້ຫຼາຍກວ່າview ຂອງການແຈກຢາຍ view ຂອງ pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA. ສີ່ທະນາຄານ I/O ທີ່ປະກອບເປັນຊຸດ GW1NRF ຂອງ
• ຜະລິດຕະພັນ Bluetooth FPGA ຖືກຫມາຍດ້ວຍສີ່ສີທີ່ແຕກຕ່າງກັນ.

ສັນຍາລັກຕ່າງໆແມ່ນໃຊ້ສໍາລັບຜູ້ໃຊ້ I/O, ພະລັງງານ, ແລະດິນ. ສັນ​ຍາ​ລັກ​ຕ່າງໆ​ແລະ​ສີ​ທີ່​ນໍາ​ໃຊ້​ສໍາ​ລັບ pins ຕ່າງໆ​ໄດ້​ຖືກ​ກໍາ​ນົດ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:

• •      ” ໝາຍເຖິງ I/O ໃນ BANK0. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
  •  ໝາຍເຖິງ I/O ໃນ BANK1. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
  •   ” ໝາຍເຖິງ I/O ໃນ BANK2. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
  •  ” ” ໝາຍເຖິງ I/O ໃນ BANK3. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
  •  ”  ” ຫມາຍເຖິງ VCC, VCCX, ແລະ VCCO. ສີການຕື່ມບໍ່ປ່ຽນແປງ;
  •  ” ” ຫມາຍເຖິງ VSS, ສີຕື່ມບໍ່ປ່ຽນແປງ;
  •  ” ” ຫມາຍເຖິງ NC;
•  “ ” ໝາຍ ເຖິງ BLE, ສີຕື່ມບໍ່ປ່ຽນແປງ

View ຂອງການແຈກຢາຍ Pin

View ຂອງການແຈກຢາຍ Pins GW1NRF-4B

View ຂອງການແຜ່ກະຈາຍ QN48 Pins
ຮູບທີ 3-1 View ຂອງການແຈກຢາຍ GW1NRF-4B QN48 Pins (ເທິງ View)

ຕາຕະລາງ 3-1 pins ອື່ນໆໃນ GW1NRF-4B QN48

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26,2

View ຂອງການແຈກຢາຍ Pins QN48E
ຮູບທີ 3-2 View ຂອງ GW1NRF-4B QN48E Pins Distribution (ເທິງ View)
ຕາຕະລາງ 3-2 pins ອື່ນໆໃນ GW1NRF-4B QN48E

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26

ແຜນວາດແພັກເກດ

QN48 Package Outline (6mm x 6mm)
ຮູບທີ 4-1 Package Outline QN48

QN48E Package Outline (6mm x 6mm)
ຮູບທີ 4-2 Package Outline QN48E

ສັນຍາລັກ	ມິນລິແມັດ
	ນາທີ	ນາມ	MAX
A	0.75	0 8.5	0.85
A1		0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.23
D	5.90	6.00	6.10
ງ 2	4.10	4.20	4.30
e	0.40 BSC
Ne	4.40 BSC
ນ ງ	4.40 BSC
E	5.90	6.00	6.10
E 2	4.10	4.20	4.30
L	0.35	0.40	0.45
h	0.30	0.35	0.40

ເອກະສານ / ຊັບພະຍາກອນ

GOWIN GW1NRF Series Bluetooth FPGA Products Package ແລະ Pinout [pdf] ຄູ່ມືຜູ້ໃຊ້ GW1NRF Series Bluetooth FPGA Products Package and Pinout, GW1NRF Series, Bluetooth FPGA Products Package and Pinout, FPGA Products Package and Pinout, Products Package and Pinout, Package and Pinout, Pinout

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້